Spezifikation
T5L0-ASIC | Der T5L0 ASIC ist ein stromsparender, kostengünstiger, hochintegrierter Single-Chip-Dual-Core-ASIC mit grafischer Benutzeroberfläche und Anwendung, der von DWIN Technology für kleine LCDs entwickelt und im Jahr 2020 in Massenproduktion hergestellt wurde. |
Farbe | 262.000 Farben | ||
LCD-Typ | TN, TFT-LCD | ||
Blickwinkel | TV-Betrachtungswinkel, typischer Wert 70°/70°/40°/30° (L/R/U/D) | ||
Anzeigebereich (AA) | 154,08 mm (B) × 85,92 mm (H) | ||
Auflösung | 800*480 | ||
Hintergrundbeleuchtung | LED | ||
Helligkeit | DMG80480F070_02WTC:200nit DMG80480F070_02WTCZ01:200nit DMG80480F070_02WTR:150nit DMG80480F070_02WN:250nit |
Netzspannung | 4,5–5,5 V, typischer Wert 5 V | ||
Betriebsstrom | 440 mA VCC=5 V, maximale Hintergrundbeleuchtung | ||
120 mA VCC=5 V, Hintergrundbeleuchtung aus |
Arbeitstemperatur | -10℃~60℃ | ||
Lagertemperatur | -20℃~70℃ | ||
Arbeitsfeuchtigkeit | 10 % bis 90 % rF, typischer Wert 60 % rF |
Benutzeroberfläche | 50Pin_0,5mm FPC | ||
Baudrate | 3150~3225600bps | ||
Ausgangsspannung | Ausgang 1;3,0~3,3 V | ||
Ausgang 0;0~0,3 V | |||
Eingangsspannung (RXD) | Eingang 1;3,3V | ||
Eingang 0;0~0,5V | |||
Schnittstelle | UART2: TTL; UART4: TTL; (Nur verfügbar nach der Betriebssystemkonfiguration UART5: TTL; (nur nach Betriebssystemkonfiguration verfügbar) | ||
Datei Format | UART2: N81; UART4: N81/E81/O81/N82;4 Modi (Betriebssystemkonfiguration) UART5: N81/E81/O81/N82;4 Modi (Betriebssystemkonfiguration) |
Stift | Definition | E/A | Funktionsbeschreibung |
1 | 5V | I | Stromversorgung, DC4,5–5,5 V |
2 | 5V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | I | 5 Eingangs-ADCs.12-Bit-Auflösung bei 3,3-V-Stromversorgung.0–3,3 V Eingangsspannung.Mit Ausnahme von AD6 werden die restlichen Daten über UART3 in Echtzeit mit einer Abtastrate von 16 kHz an den Betriebssystemkern gesendet.AD1 und AD5 können parallel verwendet werden, und AD3 und AD7 können parallel verwendet werden, was zwei 32-kHz-Abtast-ADs entspricht.AD1, AD3, AD5, AD7 können parallel verwendet werden, was einem 64-kHz-Abtast-AD entspricht;Die Daten werden 1024-mal summiert und dann durch 64 dividiert, um durch Überabtastung einen 64-Hz-16-Bit-AD-Wert zu erhalten. |
7 | AD6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD1 | I | |
11 | 3.3 | O | 3,3-V-Ausgang, maximale Belastung 150 mA. |
12 | SPK | O | Externer MOSFET zur Ansteuerung von Summer oder Lautsprecher.Der externe 10K-Widerstand sollte auf Masse gezogen werden, um sicherzustellen, dass der Einschaltpegel niedrig ist. |
13 | SD_CD | E/A | SD/SDHC-Schnittstelle: Der SD_CK verbindet einen 22pF-Kondensator mit GND in der Nähe der SD-Kartenschnittstelle. |
14 | SD_CK | O | |
15 | SD_D3 | E/A | |
16 | SD_D2 | E/A | |
17 | SD_D1 | E/A | |
18 | SD_D0 | E/A | |
19 | PWM0 | O | 2 16-Bit-PWM-Ausgang.Der externe 10K-Widerstand sollte auf Masse gezogen werden, um sicherzustellen, dass der Einschaltpegel niedrig ist. Der OS-Kern kann über UART3 in Echtzeit gesteuert werden |
20 | PWM1 | O | |
21 | P3.3 | E/A | Wenn Sie RX8130 oder SD2058 I2C RTC zum Anschluss an beide IOs verwenden, sollte SCL an P3.2 und SDA parallel an P3.3 angeschlossen werden, mit 10K-Pull-Up-Widerstand auf 3,3 V. |
22 | P3.2 | E/A | |
23 | P3.1/EX1 | E/A | Er kann gleichzeitig als externer Interrupt-1-Eingang verwendet werden und unterstützt sowohl den Low-Voltage-Level- als auch den Trailing-Edge-Interrupt-Modus. |
24 | P3.0/EX0 | E/A | Er kann gleichzeitig als externer Interrupt-0-Eingang verwendet werden und unterstützt sowohl den Low-Voltage-Level- als auch den Trailing-Edge-Interrupt-Modus |
25 | P2.7 | E/A | IO-Schnittstelle |
26 | P2.6 | E/A | IO-Schnittstelle |
27 | P2.5 | E/A | IO-Schnittstelle |
28 | P2.4 | E/A | IO-Schnittstelle |
29 | P2.3 | E/A | IO-Schnittstelle |
30 | P2.2 | E/A | IO-Schnittstelle |
31 | P2.1 | E/A | IO-Schnittstelle |
32 | P2.0 | E/A | IO-Schnittstelle |
33 | P1.7 | E/A | IO-Schnittstelle |
34 | P1.6 | E/A | IO-Schnittstelle |
35 | P1.5 | E/A | IO-Schnittstelle |
36 | P1.4 | E/A | IO-Schnittstelle |
37 | P1.3 | E/A | IO-Schnittstelle |
38 | P1.2 | E/A | IO-Schnittstelle |
39 | P1.1 | E/A | IO-Schnittstelle |
40 | P1.0 | E/A | IO-Schnittstelle |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0.0 | E/A | IO-Schnittstelle |
46 | P0.1 | E/A | IO-Schnittstelle |
47 | CAN_TX | O | CAN-Schnittstelle |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 (serielle UART2-Schnittstelle des Betriebssystemkerns) |
50 | UART2_RXD | I |