Spezifikation
| T5L1 ASIC | Der T5L1 ASIC ist ein energiesparender, kostengünstiger, GUI- und anwendungsintegrierter Single-Chip-Dual-Core-ASIC, der von DWIN Technology für kleine LCDs entwickelt und 2019 in Serie produziert wurde. | ||
| Farbe | 16,7 Millionen Farben | ||
| LCD-Typ | TN, TFT LCD | ||
| Betrachtungswinkel | Fernsehblickwinkel, typischer Wert 70°/70°/40°/30° (L/R/O/D) | ||
| Anzeigebereich (AA) | 162,0 mm (B) × 121,5 mm (H) | ||
| Auflösung | 800*600 | ||
| Hintergrundbeleuchtung | LED | ||
| Helligkeit | DMG80600F080_01WTC:250nit DMG80600F080_01WTCZ01:250nit DMG80600F080_01WTR:200nit DMG80600F080_01WN:300nit | ||
| Netzspannung | 4,5–5,5 V | ||
| Betriebsstrom | 580 mA VCC=5 V, maximale Hintergrundbeleuchtung | ||
| 160 mA VCC=5 V, Hintergrundbeleuchtung aus | |||
| Betriebstemperatur | -10℃~60℃ | ||
| Lagertemperatur | -20℃~70℃ | ||
| Luftfeuchtigkeit im Betrieb | 10 % bis 90 % relative Luftfeuchtigkeit, typischer Wert 60 % relative Luftfeuchtigkeit | ||
| Benutzeroberfläche | 50-poliger 0,5-mm-FPC | ||
| Baudrate | 3150–3225600 bps | ||
| Ausgangsspannung (TXD) | Ausgang 1; 3,0–3,3 V | ||
| Ausgang 0,0 bis 0,3 V | |||
| Eingangsspannung (RXD) | Eingang 1; 3,3 V | ||
| Eingang 0; 0~0,5V | |||
| Schnittstelle | UART2: TTL; UART4: TTL; (Nur nach OS-Konfiguration verfügbar) UART5: TTL; (Nur nach Betriebssystemkonfiguration verfügbar) | ||
| Datenformat | UART2: N81; UART4: N81/E81/O81/N82; 4 Modi (OS-Konfiguration) UART5: N81/E81/O81/N82; 4 Modi (OS-Konfiguration) | ||
| Stift | Definition | E/A | Funktionsbeschreibung |
| 1 | 5V | ICH | Netzteil, DC 4,5–5,5 V |
| 2 | 5V | ICH | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | ICH | 5 Eingangs-ADCs. 12-Bit-Auflösung bei 3,3-V-Versorgung. Eingangsspannung: 0–3,3 V. Mit Ausnahme von AD6 werden die übrigen Daten in Echtzeit mit 16 kHz Abtastrate über UART3 an den Betriebssystemkern gesendet. AD1 und AD5 sowie AD3 und AD7 können parallel geschaltet werden, was zwei 32-kHz-ADCs entspricht. Die parallele Schaltung von AD1, AD3, AD5 und AD7 ergibt einen 64-kHz-ADC. Die Daten werden 1024-mal summiert und anschließend durch 64 dividiert, um durch Oversampling einen 64-Hz-16-Bit-ADC-Wert zu erhalten. |
| 7 | AD6 | ICH | |
| 8 | AD5 | ICH | |
| 9 | AD3 | ICH | |
| 10 | AD1 | ICH | |
| 11 | +3,3 | DER | 3,3-V-Ausgang, maximale Last von 150 mA. |
| 12 | SPK | DER | Externer MOSFET zur Ansteuerung von Summer oder Lautsprecher. Der externe 10-kΩ-Widerstand sollte auf Massepotenzial gezogen werden, um sicherzustellen, dass beim Einschalten ein niedriges Pegel anliegt. |
| 13 | SD-CD | E/A | SD/SDHC-Schnittstelle, Der SD_CK verbindet einen 22pF-Kondensator mit GND in der Nähe der SD-Kartenschnittstelle. |
| 14 | SD_CK | DER | |
| 15 | SD_D3 | E/A | |
| 16 | SD_D2 | E/A | |
| 17 | SD_D1 | E/A | |
| 18 | SD_D0 | E/A | |
| 19 | PWM0 | DER | 2 16-Bit-PWM-Ausgänge. Der externe 10-kΩ-Widerstand sollte auf Massepotenzial gezogen werden, um sicherzustellen, dass das Einschaltsignal auf niedrigem Pegel liegt. Der Betriebssystemkern kann über UART3 in Echtzeit gesteuert werden. |
| 20 | PWM1 | DER | |
| 21 | P3.3 | E/A | Wenn Sie eine RX8130 oder SD2058 I2C RTC verwenden, um beide IOs anzuschließen, sollte SCL mit P3.2 und SDA parallel zu P3.3 mit einem 10K Widerstand auf 3,3V verbunden werden. |
| 22 | P3.2 | E/A | |
| 23 | P3.1/EX1 | E/A | Es kann gleichzeitig als externer Interrupt-1-Eingang verwendet werden und unterstützt sowohl Niederspannungspegel- als auch Flankeninterrupt-Modi. |
| 24 | P3.0/EX0 | E/A | Es kann gleichzeitig als externer Interrupt-0-Eingang verwendet werden und unterstützt sowohl Niederspannungs- als auch Flankeninterrupt-Modi. |
| 25 | P2.7 | E/A | E/A-Schnittstelle |
| 26 | P2.6 | E/A | E/A-Schnittstelle |
| 27 | P2.5 | E/A | E/A-Schnittstelle |
| 28 | P2.4 | E/A | E/A-Schnittstelle |
| 29 | P2.3 | E/A | E/A-Schnittstelle |
| 30 | P2.2 | E/A | E/A-Schnittstelle |
| 31 | P2.1 | E/A | E/A-Schnittstelle |
| 32 | P2.0 | E/A | E/A-Schnittstelle |
| 33 | P1.7 | E/A | E/A-Schnittstelle |
| 34 | P1.6 | E/A | E/A-Schnittstelle |
| 35 | P1.5 | E/A | E/A-Schnittstelle |
| 36 | P1.4 | E/A | E/A-Schnittstelle |
| 37 | P1.3 | E/A | E/A-Schnittstelle |
| 38 | P1.2 | E/A | E/A-Schnittstelle |
| 39 | P1.1 | E/A | E/A-Schnittstelle |
| 40 | P1.0 | E/A | E/A-Schnittstelle |
| 41 | UART4_TXD | DER | UART4 |
| 42 | UART4_RXD | ICH | |
| 43 | UART5_TXD | DER | UART5 |
| 44 | UART5_RXD | ICH | |
| 45 | P0.0 | E/A | E/A-Schnittstelle |
| 46 | P0.1 | E/A | E/A-Schnittstelle |
| 47 | CAN_TX | DER | CAN-Schnittstelle |
| 48 | CAN_RX | ICH | |
| 49 | UART2_TXD | DER | UART2 (Serielle Schnittstelle UART2 des Betriebssystemkerns) |
| 50 | UART2_RXD | ICH |
